 |
DigitaltechnikProf. Jürgen Plate |
|
DigitaltechnikProf. Jürgen Plate |
Bei der Einführung des Schaltwerks im vorhergehenden Kapitel wurde die Notwendigkeit von Speicherelementen erkannt. Diese Speicherelemente werden in der Digitaltechnik durch Baugruppen realisiert, die zwei stabile Ausgangszustände kennen → bistabile Kippstufen → Flipflops. Sie sollen ihren Ausgangszustand von "1" auf "0" oder von "0" auf "1" nur dann ändern, wenn eine bestimmte Eingangs-Signalkombination auftritt. Diese Information bleibt erhalten, bis sie d urch eine bestimmte andere Eingangskombination wieder umgeschaltet wird. Das Flipflop ist also ein digitaler Speicher, dessen beide stabilen Zustände von außen einstellbar sind. Flipflops eignen sich zum Schalten, Zählen, Speichern und Teilen von Frequenzen. Es gibt unterschiedliche Arten von Flipflops, die alle aus einen Basisflipflop und einen Schaltetz zur Ansteuerung bestehen.
Kernpunkt der Flipflop-Schaltung ist die Rückführung des Ausgangssignals auf einen Eingang. Doch die alleinige Rückführung (linkes Bild) erlaubt zwar das Setzen des Ausgangs auf "1" (Speichern), nicht jedoch wieder das Rücksetzen des Ausgangs auf "0". Dazu wird zwischen Ausgang und Rückführung ein UND-Gatter als Tor geschaltet, mit dem sich die Rückkopplung unterbrechen läßt (rechtes Bild). Damit hat man einen Setzeingang und einen Rücksetzeingang.
Durch Anwenden des Theorems von de Morgan können statt des ODER- und des UND-Gatters zwei NOR-Gatter verwendet werden. Durch Umzeichen erhält man die typische Darstellung eines Setz-/Rücksetz-Flipflops:
Das RS-Flipflop (Rücksetz-/Setz-FF) bildet das einfachste Basis-Flipflop. Nach dem gleichen Schema kann man auch mit NAND-Gattern ein RS-FF aufbauen, das gegenüber dem RS-FF mit NOR-Gattern invertierte Eingangssignale aufweist. Für das SR-FF werden die Eingänge mit "S" (Setzen) und "R" (Rücksetzen) sowie der Ausgang mit "Q" bezeichnet. Es gilt dann:
| S | R | Q | Schaltzeichen |
|---|---|---|---|
| 1 | 1 | Speichern |  |
| 0 | 1 | 1, Setzen | |
| 1 | 0 | 0, Rücksetzen | |
| 0 | 0 | Verboten |
Probleme des RS-FF sind:
Das SR-FF eingnet sich u.a. vorzüglich zur Entprellung von Kontakten. Schalter oder Taster "prellen", d. h. der Schalter schließt nicht auf einmal, sondern durch mechanische Bewegungen der Konstruktion öffnet und schliesst der Schalter mehrmal in kurzen Abständen. Im Bild ist dies die mit "Eingang" bezeichnete Kurve. Gewünscht ist das darunter gezeichnete Verhalten.
Dazu wird ein NAND-FF eingesetzt (active Low). Ein Umschalt-Taster legt jeweils einen der Eingänge auf "0" und erzeugt damit eine Reihe von Setz- oder Rücksetzimpulse. Das Kontaktprellen des Taster hat eine Reihe von Setz- bzw. Rücksetzimpulse zur Folge. Am Ausgang des FF erscheint der gewünschte saubere Impuls.
Beispiel: Codeschloß (Anwendung von RS-FF)
Der Ausgang A soll nur aktiviert werden, wenn die Taster T1 - T4
in der richtigen Reihenfolge gedrückt werden. Jeder andere Taster
setzt das System zurück.
Prinzip: Das RS-FFn kann nur dann gesetzt werden, wenn
das RS-FFn-1 bereits gesetzt ist.
Sn = Qn-1 * Tn
Die Sicherheit des Schlosses ist nicht besonders toll (warum?). Sie läßt sich verbessern, indem auch dann ein Reset erfolgt, wenn die Reihenfolge von T1 - T4 nicht eingehalten wird. Wie sieht dann die Schaltung aus? Wie hoch ist der zusätzliche Aufwand?
Beispiel: Motorsteuerung
Durch zwei Taster (T1 und T2) soll ein Motor auf Rechtslauf bzw.
Linkslauf geschaltet werden. Ein dritter Taster (T3) dient zum
Anhalten des Motors. Um Schäden am Getriebe zu vermeiden, soll
eine digitale Verknüpfung verhindern, daß von Rechts- uns Linkslauf
umgeschaltet werden soll, während der Motor läuft. Es gilt also:
Setzeingang rechts = T1 * !Ql Setzeingang links = T2 * !Qr
Das Basisflipflop übernimmt eine anliegende Eingangsinformation sofort und speichert sie, d.h. sie wirkt sich unmittelbar aus. Solche Flipflops bezeichnet man als "nicht taktgesteuerte Flipflops. Zu den nicht taktgesteuerten Flipflops gehört auch das bereits ausführlich behandelte RS-Flipflop.
Die Realisierung erfolgt durch UND-Verknüpfung der Eingänge R und S mit dem Takteingang:
| C | S | R | Q | Schaltzeichen |
| 0 | 0 | 0 | Q-1 (speichern) |  |
| 0 | 0 | 1 | Q-1 (speichern) | |
| 0 | 1 | 0 | Q-1 (speichern) | |
| 0 | 1 | 1 | Q-1 (speichern) | |
| 1 | 0 | 0 | Q-1 (speichern) | |
| 1 | 0 | 1 | 0 (Rücksetzen) | |
| 1 | 1 | 0 | 1 (Setzen) | |
| 1 | 1 | 1 | Verboten! |
Durch einen zusätzlichen Takt-Eingang wird dem FF die Arbeits- und Ruhezeit zugeteilt. Dadurch übernimmt das FF als Speicherelement die Information nur zu einem bestimmten Zeitpunkt, wobei diese dann bis zur nächsten Änderung an den Ausgängen stabil anliegt. Der Takt bestimmt auch, wann die an den Eingängen anliegende Information das FF beeinflußt.
Das D-FF kann als taktzustandsgesteuerte Sonderform des RS-FF aufgefaßt werden, bei der der "Verbotene" Zustand nicht mehr auftreten kann. Der R-Eingang hat immer den invertierten Wert des S-Eingangs, der Zustand S = R = 1 kann somit nicht auftreten.
Der Zustand "Speichern" (S = R = 0) kann nun natürlich auch nicht mehr auftreten, der Takteingang bestimmt nun alleine, wann die Information am D-Eingang übernommen wird. Die Wahrheitstabelle verkürzt sich für die Bedingungen: S = D und R = ~D zu:
| D | Qn+1 | Schaltzeichen |
|---|---|---|
| 0 | 0 |  |
| 1 | 1 |
Das D-FF ermöglicht z.B. Verzögerungen um eine Taktperiode. Durch "Parallelschalten" mehrerer D-FFs mit gemeinsamer Taktleitung kann man einen Speicher für Binärworte beliebiger Wortbreite realisieren, einen solchen Speicher nennt man dann Register.
Gesucht wird eine FF-Schaltung, bei der das FF beim Eintreffen des Taktimpulses zwischen 1 und 0 hin und her wechselt (Teilen des Taktes durch 2, "Toggle"-FF). Wenn Q = 1 ist soll nach dem Taktimpuls Q = 0 sein und umgekehrt. Ein Realisierungsversuch mit D-FF:
Diese Lösung führt jedoch nicht immer zum Ziel, da bei aktivem C der Eingang sofort auf den Ausgang geschaltet wird und so auch mehrfache Wechsel sofort weitergegeben werden, das führt möglicherweise zu ungewollte Schwingungen. Man könnte sich zunächst behelfen, indem man die "aktife" Taktphase möglichst kurz macht. Durch die folgende Schaltung wird aus einem 0-1-Wechsel ein kurzer Nadelimpuls erzeugt, der nur die Dauer einer Gatterlaufzeit (wenige Nanosekunden) hat.
Der Nachteil wird dadurch aber nur teilweise behoben. Ganz beseitigt werden kann er durch eine zweite Art von Flipflops mit Taktflanken-Steuerung. Der Takt ist nun kein statischer Pegel mehr, sondern eine dynamische Flanke. Die Info liegt dafür etwas "verzögert" am Ausgang an. Die Realisierung erfolgt durch Sperren der Eingänge nach Veränderung des Ausgangs. Es gibt flankengesteuerte RS- und D-Flipflops, das in der Praxis häufigste flankengesteuerte FF ist jedoch das JK-FF.
Das (ein)flankengesteuerte RS-Flipflop übernimmt die Eingangsdaten je nach Typ bei der positiven oder negativen Flanke des Taktsignals. In der internen Verschaltung des Bausteins erreicht man die Flankentriggerung im allgemeinen dadurch, daß die Eingänge nach dem Wirken gesperrt werden.
Für die folgenden Betrachtungen ist ein Blick auf einen Taktimpuls nötig. Er setzt sich zusammen aus einer steigenden (positiven) Flanke, einer Zeit in der ein 1-Pegel angenommen wird und einer fallenden (negativen) Flanke:
Bis auf den abgeänderten Takteingang entspricht das einflankengesteuerte RS-Flipflop direkt dem taktzustandsgesteuerten RS-Flipflop. Reagiert der Baustein auf die negative Taktflanke, ist im Schaltzeichen vor dem Takteingang eine Negation eingezeichnet.
Das von der Funktion her bereits bekannte D-Flipflop übernimmt bei Flankensteuerung das Datenbit bei einer Flanke des Taktsignals. Bis auf den abgeänderten Takteingang entspricht es dem taktzustandsgesteuerten D-Flipflop. Oft wird ein Flipflop benötigt, das bei jedem Impuls in den anderen stabilen Zustand kippt, also ein Frequenzteiler durch 2 (Toggle-Flipflop). Dies läßt sich realisieren, indem man bei einem flankengesteuerten D-Flipflop den Ausgang Q auf den D-Eingang zurückkoppelt. So wird bei jeder Taktflanke das Inverse des vorherigen Zustands eingespeichert.
Im Normalfall verhält sich das JK-Flipflop wie ein RS-Flipflop, d. h. 1-Pegel am Eingang J bedeutet Setzen, 1-Pegel an K bedeutet Zurücksetzen und J und K auf 0-Pegel bedeutet Speichern. Setz man J und K auf "1", führt dies zum Kippen in den anderen stabilen Zustand. Schaltet man also den J- und den K-Eingang eines JK-Flipflops auf 1-Pegel, so verhält es sich wie ein T-Flipflop.
| J | K | Qn+1 | Schaltzeichen |
|---|---|---|---|
| L | L | Qn |  |
| H | L | H | |
| L | H | L | |
| H | H | ~Qn |
Das zweiflankengesteuerte JK-Flipflop, auch "Master-Slave-JK-FLipflop" genannt, ist die gebräuchlichste Form der zweiflankengesteuerten Flipflops. Der "Master" ist ein RS-Flipflop, der "Slave" ein RS-Flipflop, da die Ausgänge des Masters ja sowieso nie gleichzeitig H-Pegel führen können. Der Unterschied zum einflankengesteuerten JK-Flipflop liegt darin, daß mit der steigenden Taktflanke die Eingangsinformation in den Master übernommen wird und das Ausgangssignal erst nach der negativen Taktflanke erscheint. Das folgende Bild zeigt das Schaltsymbol und schematisch die Realisierung:
 |
||
| tn | tn+1 | |
|---|---|---|
| J | K | Q |
| 0 | 0 | Qn-1 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | ~Qn-1 |
Bei höherer Integration wird die Schaltung eines Bausteins nicht mehr explizit angegeben, sondern der Baustein als Blockschaltung dargestellt, wie im folgenden Beispiel.
Diese werden so genannt, weil sie aus sieben einzelnen Leuchtdioden (Segmenten)
bestehen, die in einem Bauteil vereint sind. Mit diesen sieben Segmenten
kann man alle Zahlen zwischen 0 und 9 darstellen. 7-Segment-Anzeigen
gibt es mit gemeinsamer Anode oder mit gemeinsamer Kathode. Elektrisch
gesehen handelt es sich bei den Segmenten um ganz normale LEDs. Die einzelnen
Segmente werden durch Buchstaben gekennzeichnet.
Die Decodierung BCD-zu-7-Segment-Code erfolgt über ein Schaltnetz im Baustein 7447, der auch die Treiberstufen für die LEDs integriert hat. Er schaltet die Segmente gegen Masse, benötigt also eine 7-Segment-Anzeige mit gemeinsamer Anode. Für jede LED ist noch ein Vorwiderstand erforderlich. Über den Anschluß LT werden alle Segmente eingeschaltet (Lamp Test). Die Anschlüsse RBI (Ripple Blanking Input) und RBO (Ripple Blanking Output) erlauben das Dunkelschalten führender Nullen. Dazu wird jeweils der RBI-Eingang eines Bausteins mit dem RBO-Ausgang des Decoders der vorhergehenden Stelle verbunden.
Die folgende Erweiterung demonstriert den Anschluß eines Zählers an den Decoder. Bei jeder Taktflanke wird um 1 weitergezählt.
Solche Register nennt man Schieberegister. Ihrer Funktion entsprechend können die folgenden Schieberegister unterschieden werden:
| Dateneingang | Datenausgang | Beispiel (8 Bit) |
|---|---|---|
 |
||
 |
||
 |
||
 |
Zur Realisierung von Schieberegistern können im Prinzip alle behandelten Flipflop-Arten eingesetzt werden. Häufig zur Anwendung kommen insbesondere die D- und JK-Flipflops (pegel- oder flankengesteuert). Vollständige Schieberegister benötigen über die hier gezeigten Funktionen hinaus weitere Steuereingänge:
| s1 | s0 | Funktion |
|---|---|---|
| ohne Funktion | ||
| paralleles Laden | ||
| Rechtsschieben | ||
| Linksschieben |
Alle diese Möglichkeiten sind beispielsweise im Schieberegister-Baustein 74LS194 realisiert:
Für die Grafik und die folgende Wahrheitstabelle gelten folgende Bedingungen:
Zu einer bestimmten Eingangskombination X können unterschiedliche Ausgangskombinationen Y auftreten, je nach der Vorgeschichte X(t,t-1,...,t-n).
Diese Form des Schaltwerks stellt die schaltungstechnische Realisierung eines
sogenannten booleschen Automaten dar, und lässt sich, wie im Bild gezeigt, als
Schaltnetz betrachten, das zum Zeitpunkt t die Eingangswerte Xt und
die aktuellen Zustandswerte Zt-1 verknüpft. Das Ergebnis ist ein neuer
Ausgabevektor Yt und ein neuer Zustandsvektor Zt. Y und
Z ändern sich immer dann, wenn sich die Eingangssignale X ändern
(also zu einem beliebigen Zeitpunkt).
| Taktimpuls | Q1 | Q2 | Q3 |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 |
| 2 | 0 | 1 | 0 |
| 3 | 0 | 1 | 1 |
| 4 | 1 | 0 | 0 |
| 5 | 1 | 0 | 1 |
| 6 | 1 | 1 | 0 |
| 7 | 1 | 1 | 1 |
| 8 | 0 | 0 | 0 |
Genauer: Taktimpuls 0 zeigt den Anfangszustand, der Rest der Tabelle den Zustand der Ausgänge nach dem jeweiligen Taktimpuls. Im unteren Teil des Bildes ist der Signalverlauf des Binärzählers gezeigt.
Der vorgestellte Zähler ist ein asynchroner serieller Zähler. Der vom Eingangstakt ausgelöste Zustandswechsel am ersten Flipflop pflanzt sich von Flipflop zu Flipflop fort (ripple counter). Das Zählen beruht hier auf dem Prinzip der Frequenzteilung. Der Reset-Eingang bringt den Zähler jederzeit in den Anfangszustand. Eine solche Möglichkeit ist bei Schaltwerken generell wünschenswert. Man kann so beispielsweise einen 4-Bit-Zähler verwenden, um ihn zu einem BCD-Zähler auszubauen. Die Ausgangskombination Q3 = 1, Q2 = 0, Q1 = 1 und Q0 = 0 setzt den Zähler zurück.
Beim Modulo-8-Zähler im Bild weiter oben ist jeweils der invertierende Ausgang eines Flipfl?Us mit dem Takteingang des folgenden verbunden. Wenn man stattdessen den Q-Ausgang jeweils mit der Folgestufe verbindet, wird rückwärts gezählt. Schaltet man nun zwischen die einzelnen Flipflops einen Multiplexer, kann die Zählrichtig umgeschaltet werden - je nachdem welcher Ausgang einer Stufe mit dem folgenden Takteingang verbunden wird.
Ausgehend vom 8-4-2-1-Code wird die Wahrheitstabelle für einen Zähler in diesem Code aufgestellt. Darin sind D, C, B und A die Ausgänge der vier benötigten Flipflops vor dem Eintreffen eines Taktimpulses und D*, C*, B* und A* dieselben Ausgänge nach dem Taktimpuls.
Dezimal D C B A D* C* B* A* 0 | 0 | 0 | 0 | 0 || 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 || 0 | 0 | 1 | 0 | 2 | 0 | 0 | 1 | 0 || 0 | 0 | 1 | 1 | 3 | 0 | 0 | 1 | 1 || 0 | 1 | 0 | 0 | 4 | 0 | 1 | 0 | 0 || 0 | 1 | 0 | 1 | 5 | 0 | 1 | 0 | 1 || 0 | 1 | 1 | 0 | 6 | 0 | 1 | 1 | 0 || 0 | 1 | 1 | 1 | 7 | 0 | 1 | 1 | 1 || 1 | 0 | 0 | 0 | 8 | 1 | 0 | 0 | 0 || 1 | 0 | 0 | 1 | 9 | 1 | 0 | 0 | 1 || 0 | 0 | 0 | 0 |
Für die Werte von K und J werden in diesem Beispiel die folgenden Abkürzungen verwendet:
| J | K | Qt+1 | Abkürzung |
|---|---|---|---|
| 1 | X | 1 | J(K) |
| X | 1 | 0 | K(J) |
| X | 0 | Qt | (J) |
| 0 | X | Qt | (K) |
Im KV-Diagramm für die Ausgangsgröße D* korrespondiert die erste Zeile der Wahrheitstabelle für die Dezimalziffer 0 mit dem Feld, das in der linken Spalte und in der ersten Zeile liegt. Für dieses Feld ist D = 0, C = 0, B = 0 und A = 0. Nach der Wahrheitstabelle muß hier D* auf 0 gehalten werden. Dafür wird die definierte Abkürzung (K) verwendet. Ebenso wird mit den weiteren Zeilen der Wahrheitstabelle für die Dezimalziffern 1 bis 6 verfahren. Die Zeile der Wahrheitstabelle für die Dezimalziffer 7 korrespondiert mit dem Feld in der zweiten Zelle und der dritten Spalte von links im KV-Diagramm. Für dieses Feld ist D = 0, C = 1, B = 1 und A = 1. Hier soll also am Ausgang D* High-Pegel hergestellt werden. Wir tragen daher in dieses Feld die Abkürzung J (K) ein.
Bei der Dezimalziffer 8 muß Ausgang D* auf 1 gehalten werden. In das zugehörige Feld des KV-Diagramms, das sich links unten befindet, wird (J) eingetragen. Aus der letzten Zeile der Wahrheitstabelle, die für die Dezimalziffer 9 gilt, geht hervor, daß für Ausgang D* 0-Pegel hergestellt werden muß. In das zugehörige Feld des KV-Diagramms, letzte Zeile, zweite Spalte von links, wird K(J) eingetragen. Für sechs der sechzehn Felder des KV-Diagramms gibt es keine zugehörigen Zeilen der Wahrheitstabelle. Das sind die Pseudotetraden. Diese Felder können beliebige Zustände annehmen, und sie werden daher mit X ausgefüllt.
Für die Ausgangsgrößen C*, B* und A* werden auf die gleiche Weise die KV-Diagramme aufgestellt.
Gruppenbildung und Erstellen der Eingangsgleichungen
Wie bei der Berechnung statischer Verknüpfungen , werden auch hier die Felder der
KV-Diagramme zu möglichst großen Gruppen zusammengefaßt. Es gelten
hier dieselben Regeln:
Die Anzahl der zu einer Gruppe zusammengefaßten Felder muß 2k
sein, wobei k eine ganze Zahl > 0 ist, maximal aber gleich der Zahl der
Eingangsvariablen. Alle Felder einer Gruppe müssen benachbart sein.
Benachbart sind Felder, die sich nur in einer Eingangsvariablen unterscheiden, das
heißt, diese befinden sich nebeneinander in derselben Zeile
beziehungsweise untereinander in derselben Spalte.
Anders als bei KV-Diagrammen für statische Verknüpfungen müssen bei der Zählerberechnung mit JK-Flipflops zwei Arten von Gruppen gebildet werden:
JD = C · B · A
Die größtmögliche Gruppe um das mit K(J) bezeichnete Feld besteht aus acht Feldern. Sie ist mit einer durchgezogenen Linie umrahmt. Für diese Gruppe gilt A = 1, und die Eingangsvariablen D, B und C sind redundant. Die Gleichung dieser Gruppe, die die Beschaltung des K-Eingangs festlegt, lautet also
KD = A
In gleicher Weise werden jetzt die weiteren drei KV-Diagramme für die Ausgangsgrößen C*, B* und A* aufgestellt und aus den Gruppen die Eingangsgleichungen ermittelt. Das KV-Diagramm für die Ausgangsgröße A* enthält neben mit X bezeichneten Feldern nur solche mit der Bezeichnung J(K) oder K(J), das heißt, sowohl J als auch K dürfen in allen Feldern des Diagramms High sein. Demnach umfaßt die größtmögliche Gruppe für J und für K das ganze KV-Diagramm. Für diese Gruppe sind alle Eingangsvariablen redundant. Die Funktionsgleichung lautet daher
JA = KA = 1
Dieses Ergebnis hätte man auch schon aus der Wahrheitstabelle ablesen können. Der Flipflop-Ausgang A wechselt mit jedem Taktimpuls seinen Zustand. Das ist aber bei einem JK-Flipflop nur möglich, wenn beide Eingänge J und K 1-Potential haben.
Das folgende Bild zeigt die aus den bisherigen Erkenntnissen resultierende Realisierung.
Da eine Vielzahl von Zählern angeboten wird, ist ein diskreter Aufbau aus Flipflops nur selten nötig. Anders verhält sich das bei synchronen Schaltwerken, die beliebige Ausgangskombinationen liefern sollen. Mit der Methode des folgenden Kapitels lassen sich natürlich auch synchrone Zähler realisieren.
Ein Speicher besteht prinzipiell aus speichernden Komponenten (Flopflops oder andere
Formen der Realisierung, "Speicherzellen") und einem 1-aus-N-Decoder, der die ensprechende
Speicherzelle auswählt. Des weiteren ist es möglich, mehrere Speicherzellen parallel zu
selektieren 
Speicherwort.
Diese Realisierung von Schaltfunktionen und Schaltwerken mittels Speichern führt zu der als "Programmierbare Logik" bezeichneten Methodik; die speziellen Bausteine dafür werden unter dem Begriff PLD zusammengefaßt (Programmable Logic Device).
Beispiel: Umwandlung des BCD-Codes in den Siebensegment-Code. Zu diesem Zweck werden die den BCD darstellenden Eingangsvariablen als Adressen des Speichers interpretiert. Der Siebensegment-Code stellt den zugehörigen Speicherinhalt dar:
<
| Eingänge Adressen | Ausgänge Inhalte |
|||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| d | c | b | a | A | B | C | D | E | F | G |
| 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Um den gesamten Tabelleninhalt in einem Speicher ablegen zu können, ist offensichtlich eine Speicherkapazität von 16 x 7 Bit notwendig. Da der BCD-Code ist kein vollständiger Code ist, werden die Adressen 10 - 15 als "don't care"-Bereich spezifiziert, der in diesem Fall mit Nullen aufgefüllt wird. Problemlösungen mit Festwertspeichern haben Vor- und Nachteile:
Vorteile:
Nachteile:
Das im Speicher realisierte Schaltnetz kann nun um ein Register mit Rückführung zu einem Schaltwerk erweitert werden. Das Schema eines solchen Schaltwerks zeigt das folgende Bild:
 Zum vorhergehenden Abschnitt |
 Zum Inhaltsverzeichnis |
 Zum nächsten Abschnitt |